drunkenlife 寫:挖出這篇來 http://records2ear.blogspot.tw/2011/03/ ... ource.html電源必須夠穩,否則認定時間會飄動,引入jitter;
clock輸入端的阻抗必須匹配,否則訊號會變形,導致jitter的量大增。
無論clock source在內或在外,這都是絕對必須搞定的。
倘若採用外接clock呢,拉出一條長長的線在外面,那麼,又要考慮這條線受到電磁雜訊干擾的可能性,以及線材的阻抗,增加了額外的變數,
似乎不是啥很好的手法...
OSC的誤差如果有特別注意是不會那樣大的,即使不同廠製作在標準上是會校正的,所以出廠的誤差可以控制到很小,但運作一段時間就不一定了,會shift